1. 实验目的

1. 熟悉龙芯实验平台
2. 熟悉 Vivado 软件使用及 FPGA 编程过程
3. 掌握时序逻辑电路的基本概念和分析方法，进一步掌握时序逻辑电路的设计方法，了解矩阵键盘扫描工作的原理

2. 实验内容

设计一个带进位输出端的 13 进制计数器。

3. 实验原理

以开发板上自复位按钮 CLK 键为模拟时钟，以双位数码管右侧数码管实时监测电路内部状态。每按一次按键，数码管都能反应电路状态的变化（即每按一次，数字加 1），逢 13 进位，在 LED8 上显示（即点亮 LED8）。

4. 分析与思考

综合失败，查看 Log 发现是源代码语法出现错误，更改后综合通过。

附录

1. 文件列表

   • 仿真文件和真值表.zip
   • Vivado 工程.zip
   • [2023-03-30] - 电子技术基础实验指导书.pdf
   • Verilog 入门-龙芯.ppt

2. 下载地址

   • 蓝奏云链接：https://unrealfeathers.lanzouu.com/b00l33b3yh
   • 蓝奏云提取密码：hgy1